Описание
Департамент разработки процессорных архитектур YADRO разрабатывает процессорные IP-ядра RISC-V для серверных и сетевых продуктов, систем хранения данных, планшетов и других устройств.
Задачи
•Определять архитектуру и микроархитектуру цифровых блоков
•Разрабатывать алгоритмы цифровой обработки сигналов
•Участвовать в полном цикле проектирования и верификации IP-блоков цифровой обработки сигналов для SoC беспроводной связи последнего поколения
•Наставлять младших инженеров
•Ставить задачи команде и контролировать их выполнение
•Подготавливать отчёты и презентации
Требования
•Опыт от 10 лет в разработке DSP с применением FPGA или смежных областях
•Знание теории цифровой обработки сигналов, принципов и методов цифрового проектирования
•Опыт проектирования цифровых IP-блоков с применением FPGA или под ASIC
•Практический опыт разработки и верификации на SystemVerilog
•Опыт разработки моделей и реализаций на C/C++
Условия
•ДМС со стоматологией с первых дней работы
•Льготные условия страхования близких
•Дополнительный выходной для восстановления здоровья
•Консультации юристов и психологов, помощь экспертов по здоровому образу жизни и управлению личными финансами
•Премии за патенты и изобретения
•Учебный портал с лекциями от экспертов, участие в конференциях, изучение английского и внешнее профессиональное обучение
•Частичная компенсация расходов на тренировки, творческие занятия и соревнования
•Скидки и спецпредложения от партнёров
•Тестовое задание может быть этапом отбора
