RTL designer SoC

Коротко

Удалённая позиция RTL-дизайнера SoC для разработки и интеграции функциональных блоков ASIC, работы с DFT, SDC-ограничениями и анализом результатов синтеза. Требуется от 3 лет опыта разработки RTL для ASIC, отличное знание Verilog/System Verilog, опыт с RTL-симулятором и знание архитектуры SoC-интерфейсов (ACE, AXI). Компания из индустрии разработки аппаратного обеспечения предлагает полную занятость и широкий социальный пакет.