Инженер-схемотехник / разработчик VHDL (Lattice)
Коротко
Инженер-схемотехник / разработчик VHDL для модернизации PCI-e ресивера на базе Lattice FPGA: разработка кода, тестирование и отладка прототипов, участие в производстве и ремонте. Требуется 3-6 лет опыта, уверенное владение VHDL, опыт работы с Lattice FPGA и потоковыми аудио/видео данными, английский для чтения документации. Проектная занятость с возможностью оформления в штат или по договору ГПХ, работа в Москве удалённо, в офисе или гибридно.