FPGA инженер

Коротко

FPGA инженер разрабатывает и отлаживает RTL на Verilog, а также управляющее ПО на C (Microblaze, Vitis), с интеграцией P4-логики, IP-ядер в Vivado и высокоскоростных интерфейсов (10G Ethernet, PCIe, DDR4, AXI). Требуется уверенное владение Verilog, опытом разработки на C, пониманием архитектуры Xilinx FPGA, работы с Vivado/Vitis, Ethernet/UDP/IP и опытом интеграции 10G и PCIe. Компания предлагает полный день с гибким форматом работы (удаленно/гибрид/офис) для локаций РБ и РФ, официальное трудоустройство.

FPGA инженер

ПРМ Дев

Локация - РБ, РФ

Полный день, удаленно/гибрид/офис

З/П: Обсудим индивидуально

Должностные обязанности:

🔧 Задачи:

•Разработка и отладка RTL на Verilog

•Разработка управляющего ПО на C (Microblaze, Vitis)

•Интеграция P4-логики

•Интеграция и настройка IP-ядер в Vivado

•Реализация протоколов: 10G Ethernet, UDP, IPv4/IPv6, PTP (IEEE 1588), SyncE

•Работа с интерфейсами: AXI4-MM / Stream / Lite

•Интеграция 10G, DDR4, PCIe (XDMA), SPI, I2C

•Оптимизация высокоскоростных трактов

Знание/опыт:

✅ Требования:

•Уверенный Verilog

•Опыт разработки на C

•Понимание архитектуры FPGA (Xilinx)

•Опыт работы с Vivado / Vitis

•Понимание Ethernet и UDP/IP

•Опыт работы с AXI

•Опыт интеграции 10G и PCIe

⭐️ Плюсом будет:

•Опыт реализации PTP Transparent Clock (P2P / E2E)

•Опыт работы с SyncE

•Реализация WRED или других congestion control алгоритмов

•Оптимизация high-speed datapath

•Аппаратная обработка сетевого трафика

Условия труда:

Официальное трудоустройство

Хватит откликаться.
Получите рекомендацию.

$10 стартовых кредитов

Всего 60 секунд, полностью на автопилоте — AI-агенты Eraldt читают ваше резюме, определяют подходящие роли, находят живые вакансии и людей, которые могут вас порекомендовать, пишут им личные письма и добиваются рекомендации.

Это не отклик на вакансию: резюме не уходит в компанию, а рекомендацию именно по этой роли мы не обещаем.

Хватит откликаться.Получите рекомендацию.

Похожие вакансии

Хватит откликаться.
Получите рекомендацию.